Saat jumlah inti CPU terus meningkat, ada kebutuhan mendesak untuk meningkatkan bandwidth DRAM juga. SDRAM DDR5 akan meningkatkan kapasitas empat kali lipat per dadu dan menggandakan bandwidth efektif, sekaligus menurunkan konsumsi daya berkat penyempurnaan arsitektur.
JEDEC Solid State Technology Association telah mengumumkan spesifikasi memori DDR5 final dengan serangkaian peningkatan signifikan atas standar sebelumnya yang kini berusia lebih dari enam tahun dan sangat membutuhkan pengganti yang layak. Lagipula, badan standar membutuhkan waktu dua tahun lebih dari yang semula direncanakan untuk menyelaraskan apa yang akan terjadi selanjutnya dengan meningkatnya kebutuhan produsen sistem.
Standar DDR5 SDRAM melipatgandakan kepadatan DDR4, dari 16 Gb per die menjadi 64 Gb. Ini akan memungkinkan produsen untuk membuat DIMM dengan kapasitas hingga 2 TB. Dalam hal kecepatan data maksimum, DDR5 akan menawarkan bandwidth 6,4 Gbps, atau dua kali lipat kecepatan data DDR4. Namun, modul pertama yang menembus pasar konsumen hanya akan mampu mencapai 4,8 Gbps, yang masih merupakan peningkatan yang signifikan dibandingkan dengan DDR4 maksimum 3,2 Gbps.
Persyaratan daya juga telah diturunkan. Tegangan operasi standar adalah 1,1 V pada DDR5 dibandingkan 1,2 V yang dibutuhkan untuk DDR4. Dan sementara itu mungkin tampak agak kecil, ada beberapa perbaikan arsitektur yang akan menyederhanakan desain motherboard, sambil mempertahankan jumlah 288 pin yang sama.
 |
| Desain Rancangan Die PCB DDR5 SDRAM |
Modul DDR5 SDRAM tidak akan kompatibel dengan slot DDR4 saat ini. DIMM individual harus dilengkapi dengan regulator tegangan terintegrasi - JEDEC menyebutnya sebagai filosofi "pay as you go" di mana produsen hanya perlu membeli regulator tegangan sebanyak jumlah DIMM yang dipasang di sistem akhir. Tidak sepenuhnya jelas pada titik ini, tetapi ini juga dapat meningkatkan hasil serta konsumsi daya, terutama untuk aplikasi pusat data / data center.
Menariknya, setiap keping DDR5 DIMM akan bekerja dalam mode dual-channel dengan sendirinya, karena bank memori sekarang dialamatkan pada dua sub-channel 32-bit independen (40-bit untuk memori ECC), yang merupakan desain yang mirip dengan memori GDDR6 dan LPDDR4 .
Selanjutnya, panjang burst untuk masing-masing saluran tersebut telah ditingkatkan dari 8 byte (BL8) menjadi 16 byte (BL16), artinya DDR5 SDRAM akan dapat melakukan dua operasi 64 byte dalam jumlah waktu yang sama yang dibutuhkan untuk DDR4 SDRAM untuk melakukan satu saja.
Yang paling awal yang dapat kami harapkan untuk mendapatkan platform kami dengan dukungan DDR5 adalah Q4 2021-Q1 2022. Perusahaan seperti Micron dan SK Hynix sudah mengambil sampel DDR5 dengan mitra industri dan pembuatan memori DDR5 massal diharapkan akan dimulai akhir tahun ini.
0 komentar :
Posting Komentar